• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體裝置，包括一晶片貼合至一基板。上述晶片包含一導電柱，其具有沿著導電柱之長軸所量測的一長度(L)與沿著導電柱之短軸所量測的一寬度(W)。上述基板包含一導線以及一罩幕層於導線之上，其中罩幕層具有一開口露出導線的一部分。導電柱與導線露出部分形成互連。開口具有沿著導電柱之長軸所量測的一第一尺寸(d1)與沿著導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例大於W對d2的比例。
    公开号:TW201312712A
    申请号:TW101103212
    申请日:2012-02-01
    公开日:2013-03-16
    发明作者:Chen-Cheng Kuo；Chi-Ta Chuang；Tsung-Shu Lin；Chen-Shien Chen
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L24-00
    专利说明:
    半導體裝置
    本發明係有關於半導體裝置，且特別是有關於一種在半導體裝置中的加長形凸塊結構(elongated bump structure)以及封裝組件(package assembly)。
    積體電路晶片包含形成在基板(例如半導體晶圓)上的半導體元件，且包含金屬接點、屬件(attachment)、接墊以提供電路的電性介面。提供晶片的內部電路與外部電路(例如電路板、另一晶片或晶圓)連接的傳統技術包括打線接合，其係利用焊線連接晶片之接墊至外部電路。更先進的晶片連接技術為覆晶技術，其利用沉積在晶片接墊上的焊料凸塊將積體電路元件連接至外部電路。為了將晶片安裝至外部電路，晶片被翻轉使其頂面朝下，並使其接墊對準外部電路上對應的接墊。接著將焊料在覆晶與支撐外部電路的基板之間回焊以完成互連。由於晶片是直接位於外部電路上，覆晶封裝遠小於傳統使用載體的系統。如此一來可大幅降低電感與電阻熱以實現更高速的元件。
    近來高密度覆晶互連的趨勢是將圓形銅柱凸塊用於中央處理器(central processing unit；CPU)與繪圖處理器graphics processing unit；GPU)的封裝。銅柱凸塊是傳統焊料凸塊的替代品，但銅柱凸塊有一些缺點。例如，圓形銅柱凸塊對內連線結構增加了不少尺寸，因而限制了內連線之金屬線的節距(pitch)。因此，圓形銅柱凸塊最終將成為不斷微縮化之積體電路工業的瓶頸。圓形銅柱凸塊的另一個缺點在於：晶片與封裝結構之熱膨脹失配對封裝電路與其底層所造成的機械應力。經觀察發現：在封裝之後，凸塊底層金屬(Under-Bump Metallization；UBM)邊緣的應力非常大，其所引發的應力導致介電層脫層(delamination)，特別是在具有超低介電常數介電層(extra low-k；k<3)的電路。封裝結構因此變得越來越脆弱。此外，在圓形凸塊-對-焊墊的介面會具有大電流密度而導致電遷移與電應力。電遷移所造成的損壞類型包括焊接接合的微歪變(micro-racking)與接合層的脫層。
    本發明一實施例提供一種半導體裝置，包括：一晶片，包含一凸塊結構，其中該凸塊結構包含一導電柱，其具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)；以及一基板，包含一導線以及一罩幕層於該導線之上，其中該罩幕層具有一開口露出該導線的一部分；其中該晶片貼合至該基板以形成該導電柱與該導線露出部分的互連；以及其中該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)與沿著該導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例大於W對d2的比例。
    本發明另一實施例提供一種半導體裝置，包括：一導電柱，形成於一第一基板上，該導電柱具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)；以及一導線，形成於一第二基板上；以及一罩幕層，設於該導線與該第二基板上，其中該罩幕層具有一開口露出該導線的一部分；其中該導電柱經由一焊料層連接至該導線露出的部分；以及其中該罩幕層的該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)，且d1小於L。
    本發明又一實施例提供一種半導體裝置，一晶片，包含一凸塊結構，其中該凸塊結構包含一導電柱，其具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)；以及一基板，包含一導線以及一罩幕層於該導線之上，其中該罩幕層具有一開口露出該導線的一部分；其中該晶片貼合至該基板以形成該導電柱與該導線露出部分的互連；以及其中該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)與沿著該導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例不等於W對d2的比例。
    為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
    以下將詳述本發明實施例之製造與使用。應了解的是，該些實施例提供許多可用之發明慨念可廣泛地應用在各種特定範疇。該特定的實施例僅是用來範例性的說明特定實施例之製造與使用，並非用以限定本發明。此處的實施例是關於在半導體元件上所使用之加長形凸塊結構。如以下所實施例討論的，加長形凸塊結構是用以將一基板貼合(attaching)至另一基板，其中每一基板可為晶粒、晶圓、轉接基板(interposer substrate)、電路板、封裝基板等，藉此達成晶粒-對-晶粒、晶圓-對-晶圓、晶粒或晶圓對轉接基板、電路板、或封裝基板等。在所有實施例與圖示中類似的元件將使用類似的元件符號。
    以下將配合所附圖式詳述本發明之實施例，其中同樣或類似的元件將盡可能以相同的元件符號表示。在圖式中可能誇大實施例的形狀與厚度以便清楚表現出本發明之特徵。在下文中將特別描述構成本發明裝置之元件或與之直接相關之元件。應特別注意的是，未特別顯示或描述之元件可以該技術人士所熟知之各種形式存在。此外，當某一層是被描述為在另一層(或基底)”上”時，其可代表該層與另一層(或基底)為直接接觸，或兩者之間另有其它層存在。在本說明書中，關於”一實施例”的描述，代表該實施例所述之特定元件、結構、或特性至少被包含在一實施例中。因此本說明書中不同地方出現的”在一實施例中”，不必然代表同一個實施例。此外，上述之特定元件、結構、或特性可在一或多個實施例中以任何適合的方式結合。應注意的是，以下的圖示並未按照比例繪示，僅是用來便於示意說明。
    第1圖為根據一實施例之加長形凸塊結構的剖面圖。
    參見第1圖，圖中顯示晶片100的一部分，其中基板10上及/或中具有電子電路。基板10可為積體電路製造所常用之各種半導體基板其中之一，且積體電路可形成在其中及/或其上。半導體基板可為含有半導體材料之任何結構，包括但不限於：矽塊材、半導體晶圓、絕緣層上覆矽(Silicon on Insulator；SOI)基板、或矽鍺基板。其他半導體材料包含III族、IV族及/或V族半導體。雖然圖中未顯示，應可了解的是基板10可更包含數個隔離結構，例如淺溝槽隔離(STI)結構或局部矽氧化(LOCOS)結構。隔離結構可隔離各種形成在基板中及/或上之各種微電子元件12。微電子元件12的例子包括但不限於：電晶體例如金氧半場效電晶體、互補式金氧半電晶體、雙極性接面電晶體、高壓電晶體、高頻電晶體、p通道及/或n通道電晶體、電阻、二極體、電容、電感、熔絲、及/或其他適合元件。可用各種製程形成上述微電子元件，包括但不限於：沉積、蝕刻、佈植、微影、回火、或其他適合製程。微電子元件相互連接以形成積體電路裝置，包括一種或一種以上之邏輯裝置、記憶元件(例如SRAM)、RF裝置、輸入/輸出裝置、系統單晶片(System-on-Chip)裝置、或其他適合的裝置。
    基板10更包含一內連線結構14於上述積體電路上。內連線結構14包含內層介電層與一金屬化層結構(metallization)於積體電路上。金屬化層結構中的內層介電層可包含一或一種以上的低介電常數材料、未摻雜矽玻璃(USG)、氮化矽、氮氧化矽、或其他常用材料。低介電常數材料的介電常數(k值)可小於約3.9或小於約2.8。金屬化層結構中的金屬線可由銅或銅合金所形成。此技藝人士將可使用適當的製程形成金屬化層結構，因此其細節將予以省略。
    形成導電墊16並將之圖案化於頂層內層介電層之中或之上。導電墊16為導電路徑的一部分。導電墊16包含提供電性連接的接墊，在其上可形成凸塊結構例如凸塊底層金屬(UBM)結構或銅柱凸塊以利外部電性連接。導電墊16可由任何適當的導電材料所形成，包含一或一種以上之銅、鎢、鋁、鋁鎢合金、銀、或類似的材料等。在一些實施例中，導電墊16可為重佈線路(redistribution line)的一區或一端以提供所需的針狀或球狀配線(layout)。如第1圖所示，在導電墊16形成一或多個保護層18並將之圖案化。在一實施例中，保護層18中形成開口19以露出下方的導電墊16。在至少一實施例中，保護層18為一非有機材料，例如未摻雜矽玻璃、氮化矽、氮氧化矽、氧化矽、或前述之組合。保護層18可由任何適合的方法形成，例如化學氣相沈積(CVD)、物理氣相沈積(PVD)等。在其他實施例中，保護層18可為一高分子層，例如環氧樹脂、聚亞醯胺、苯并環丁烯(benzocyclobutene；BCB)、聚苯并噁唑(Polybenzoxazole；PBO)等，但也可使用其他相對較軟、通常為有機的介電材料。此技藝人士當可理解，此處僅範例示的繪出單層導電墊與保護層，但其他實施例中可包含任何數量的導電墊及/或保護層。
    第1圖也顯示保護層18上的凸塊結構20，其經由開口19電性連接至導電墊16。根據此實施例之特徵，凸塊結構20的形狀為加長形(elongated)，而非圓形。上述加長形凸塊結構可用各種形狀實現，包括但不限於：矩形、具有至少一曲邊或圓邊的矩形、具有兩個凸曲邊(convex curved side)的矩形、卵形(oval)、橢圓形(ellipse)、或其他任何加長形。
    在一實施例中，凸塊結構20包含凸塊底層金屬22與導電柱24。凸塊底層金屬22形成在保護層18與導電墊16露出的表面上。在一些實施例中，凸塊底層金屬22包含一擴散阻障層或黏著層，包含Ti、Ta、TiN、TaN等，其可藉由PVD或濺鍍法形成。凸塊底層金屬可更包括一晶種層，其可藉由PVD或濺鍍法形成在擴散阻障層上。晶種層可由銅、含鋁的銅合金、鉻、鎳、錫、金、或前述之組合所形成。在至少一實施例中，凸塊底層金屬22包含一鈦層以及一銅晶種層。
    導電柱24形成在凸塊底層金屬22上。在至少一實施例中，導電柱24包含一銅層。該銅層包含：純銅元素、具有不可避免之雜質的銅、及/或具有少量Ta、In、Sn、Zn、Mn、Cr、Ti、Ge、Sr、Pt、Mg、Al、或Zr元素的銅合金。導電柱24可用濺鍍、印刷、電鍍、無電電鍍、電化學沈積、分子束磊晶、原子層沈積、及/或常用之CVD法。在一實施例中，銅層是由電化學電鍍形成。在一示範例中，導電柱24的厚度大於20 μm。在另一示範例中，導電柱24的厚度大於40 μm。例如，導電柱24的厚度約20~50 μm或約40~70 μm，但其厚度可能更大或更小。在至少一實施例中，導電柱24的尺寸與形狀大抵與凸塊底層金屬22相同。在一些實施例中，因為製程的差異導致導電柱24的尺寸與形狀與凸塊底層金屬22不完全相同。例如，當凸塊底層金屬22形成底切時，凸塊底層金屬22的尺寸小於導電柱24的尺寸。
    在替代實施例中，一選擇性的(optional)導電蓋層形成在導電柱24上。導電蓋層26為一金屬化層且可包括Ni、Sb、SnPb、Au、Ag、Pd、In、Pt、NiPdAu、NiAu或其他類似材料。導電蓋層26可為一多層結構或單層結構。在一些實施例中，導電蓋層26的厚度約1~5 μm。在至少一實施例中，導電蓋層26為一無鉛焊料的焊料層，例如Sn、SnAg、Sn-Pb、SnAgCu(Cu重量百分比小於0.3%)、SnAgZn、SnZn、SnBi-In、Sn-In、Sn-Au、SnPb、SnCu、SnZnIn、SnAgSb、或其他類似材料。
    可使用任何適當的製程形成上述結構，因此其細節將不予以討論。此技藝人士將可了解，雖然上述提供了一些元件的一般性描述，晶片中也可能存在其他各種元件，例如，其他電路、襯層、阻障層、內連線金屬結構等。以上的描述僅是提供一種用來理解實施例的脈絡，而非用以限定本發明的範圍至特定實施例。
    第2圖為根據一實施例之部分基板的平面圖，基板10上形成有數個凸塊結構，例如凸塊結構20c、20e，其等同於前述之凸塊結構20。如前文所述，加長形凸塊結構20c、20e可具有各種形狀，包括例如，卵形或具有兩圓邊之矩形。位於晶片100角落的加長形凸塊結構，例如長形凸塊結構20c，指向晶片100的中心區100c，且與鄰近的晶片邊緣100e形成約30~60度角。沿著晶片邊緣的加長形凸塊結構，例如加長形凸塊結構20e，與最接近的晶片邊緣100e呈90±15度角設置。晶片周邊與角落區域通常需要最小節距，因為比起位於中心區100c的電源與接地端，它們通常承載更高密度的互連結構。如前所述，比起傳統的圓柱陣列，加長形凸塊結構可提供較密的節距與較大的接合製程寬裕度(process window)。應注意的是，此處位於晶片邊緣與晶片角落的加長形凸塊結構的實施例僅是舉例說明。其他實施例尚可將凸塊結構設置於晶片內部區域。此外，凸塊結構的特定位置、圖案可作變化，例如包括：凸塊陣列、成列的凸塊位於晶片的中間區域、交錯排列(staggered)的凸塊等。所顯示的晶片與凸塊大小僅作參考而非其實際尺寸或實際相對尺寸。
    第3圖為根據一實施例，加長形凸塊結構20之導電柱24的放大圖。加長形凸塊結構20由凸塊底層金屬22與導電柱24所構成。一般而言，導電柱24具有長度L與寬度W，其中L代表沿導電柱24的長軸200所量測的長度，W代表沿導電柱24的短軸300所量測的長度。短軸300與長軸200垂直。視凸塊結構陣列放置於基底10的方式而定，在一些實施例中，長軸200是沿著朝向晶片100中心區100c的方向。例如，長軸200垂直於晶片邊緣100e，或者長軸200與鄰近的晶片邊緣100e形成約90±15度角。
    具有加長形凸塊結構20的晶片將以晶圓級或晶粒級堆疊貼合至一工作件(work piece)，例如封裝基板、印刷電路板、轉接板、晶圓、或另一晶片等。例如，實施例可使用在晶粒-對-晶粒接合組態、晶粒-對-晶圓接合組態、晶圓-對-晶圓接合組態、晶粒級封裝、晶圓級封裝等。加長形凸塊結構20後續可透過一罩幕層的開口連接到工作件的金屬線。
    第4圖顯示工作件400貼合至一晶片(例如晶片100)的部分剖面圖。第5圖顯示一實施例中將晶片100貼合至工作件400的覆晶組件的剖面圖。
    請參見第5圖，工作件400的一部分包含基板40，其可為封裝基板、印刷電路板、轉接板、晶圓、晶粒、介電基板、或其他適合的基板等。基板40包含數個導線46電性連接至底下的金屬內連線42。導線46可由質實上的純銅、鋁銅合金、或其他金屬例如W、Ni、Pd、Au以及前述之合金所形成。導線46的部份區域被定義成緩衝墊區(landing pad regions)46P以電性連接至加長形凸塊結構20。在一實施例中，在基板40上形成一罩幕層48並將之圖案化以覆蓋一部分的導線46，而導線46的其他部分則未被覆蓋。在至少一實施例中，罩幕開口50形成在罩幕層48中以露出一部分的導線46且露出的部分作為緩衝墊區46 P。罩幕層48可由阻焊材料(solder resist material)層、介電層、高分子層、或其他對焊料具有阻抗能力的材料所形成。具有罩幕開口50的罩幕層48提供了在其他基板上之焊料連接凸塊結構的窗口。例如，在緩衝墊區46P上提供一焊料層52，其包括Sn、Pb、Ag、Cu、Ni、或其組合之合金。
    第1圖所示之晶片100可將其上下翻轉並藉由覆晶接合技術貼合至如第4圖之工作件400，以形成如第5圖之封裝組件500。接合製程例如包括：施加助焊劑(flux)、晶片放置、回焊融熔的焊接接縫(solder joints)及/或清理助焊劑殘餘。可進行高溫製程，例如回焊或熱壓縮接合，以融熔焊料層52及/或導電柱凸塊24上的焊料層26。融熔的焊料層因此將晶片100與工作件400接合在一起並將加長形凸塊結構20電性連接至緩衝墊區46 P。融熔焊料層所形成的回焊區502在後文中稱為焊料接合區(solder joint region)。導電柱24重疊導線46的緩衝墊區46 P，因此在封裝組件500中形成凸塊導線直連(bump-on-trace；BOT)互連結構。
    在焊料接合後，可將鑄模底部填料(mold underfill；未顯示)填入晶片100與工作件400之間的空間，因此鑄模底部填料同時也填入相鄰導線之間的空間。在替代實施例中，封裝組件500中可不使用鑄模底部填料。
    第6圖為第5圖所得結構中罩幕開口50與導電柱24之相對關係的放大上視圖。導電柱24具有沿著其長軸200所量測的長度L以及沿著其短軸300所量測的寬度W。長度L大於寬度W。在一實施例中，長度L約70~150 μm，寬度W約40~100 μm。罩幕開口50具有沿著導電柱24長軸200所量測的第一尺寸d1與沿著導電柱24短軸300所量測的第二尺寸d2。罩幕開口50可使用各種形狀，例如圓形、多邊形、或任何具有放射對稱(radial symmetry)的形狀。在一實施例中，第一尺寸d1等於第二尺寸d2。在另一實施例中，第一尺寸d1大於第二尺寸d2。在又一實施例中，第一尺寸d1小於第二尺寸d2。例如第一尺寸d1約50~90 μm，第二尺寸d2約50~90 μm。
    本實施例之凸塊結構的幾何形狀經過設計可提高接合可靠度與降低凸塊疲乏。在至少一實施例中，長度L、寬度W、第一尺寸d1、與第二尺寸d2以下列關係式相互關連：L/d1>W/d2或L/d1≠W/d2。在一實施例中，長度L大於第一尺寸d1。例如，長度L對第一尺寸d1的比例約1.05~2.0。在一些實施例中，寬度W對第二尺寸d2的比例約0.8~1.3。此處所揭示之實施例可降低晶片中位於超低常數介電層的應力並符合精細凸塊節距與高輸入/輸出(I/O)數量。
    本發明一實施例所提供之半導體裝置包括一具有凸塊結構之晶片。該凸塊結構包含一導電柱，其具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)。該半導體裝置更包括一基板，其包含一導線以及一罩幕層於該導線之上。該罩幕層具有一開口露出該導線的一部分。該晶片貼合至該基板以形成該導電柱與該導線露出部分的互連。該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)與沿著該導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例大於W對d2的比例。L對d1的比例為1.05~2.0。W對d2的比例為0.8~1.3。該導電柱具有一加長外形(elongated shape)。一焊料接合區可介於該導電柱與該導線的露出部分之間。該罩幕層是由阻焊材料層所形成。該導電柱包含銅。該導線包含銅。該導電柱之長軸垂直於該晶片的一邊緣。該導電柱之長軸指向該晶片的一中心區。
    本發明另一實施例所提供之半導體裝置包括一導電柱，形成於一第一基板上。該導電柱具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)。一導線形成於一第二基板上。一罩幕層設於該導線與該第二基板上，其中該罩幕層具有一開口露出該導線的一部分。該導電柱經由一焊料層連接至該導線露出的部分。該罩幕層的該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)，且d1小於L。L對d1的比例為1.05~2.0。該罩幕層的該開口具有沿著該導電柱之短軸所量測的一第二尺寸(d2)，其中W對d2的比例為0.8~1.3。該導電柱具有一加長外形(elongated shape)。該罩幕層是由阻焊材料層所形成。該導電柱包含銅。該導線包含銅。該第一基板為一半導體基板，且該第二基板為一介電基板。
    本發明又一實施例所提供之半導體裝置包括一具有凸塊結構之晶片。該凸塊結構包含一導電柱，其具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)。一基板，包含一導線以及一罩幕層於該導線之上。該罩幕層具有一開口露出該導線的一部分。該晶片貼合至該基板以形成該導電柱與該導線露出部分的互連。該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)與沿著該導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例不等於W對d2的比例。L對d1的比例為1.05~2.0。
    雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    10．．．基板
    12．．．微電子元件
    14．．．內連線結構
    16．．．導電墊
    20、20c、20e．．．凸塊結構
    22．．．凸塊底層金屬
    24．．．導電柱
    26．．．導電蓋層
    W．．．寬度
    L．．．長度
    100．．．晶片
    100c．．．中心區
    100e．．．晶片邊緣
    200．．．長軸
    300．．．短軸
    400．．．工作件
    40．．．基板
    42．．．金屬內連線
    46．．．導線
    46P．．．緩衝墊區
    48．．．罩幕層
    500．．．封裝組件
    502．．．回焊區
    50．．．罩幕開口
    d1．．．第一尺寸
    d2．．．第二尺寸
    第1圖為根據一實施例，加長形凸塊結構的剖面圖。
    第2圖為根據一實施例，數個加長形凸塊結構設置於基板上的平面圖。
    第3圖為根據一實施例，加長形凸塊結構之導電柱的放大圖。
    第4圖為根據一實施例，一部分工作件的剖面圖。
    第5圖為根據一實施例，包含晶片貼合至工作件之覆晶組件的剖面圖。
    第6圖為根據一實施例，罩幕開口與導電柱之相對關係的上視圖。
    W．．．寬度
    L．．．長度
    18．．．保護層
    20c、20e．．．凸塊結構
    100c．．．中心區
    100e．．．晶片邊緣
    权利要求:
    Claims (11)
    [1] 一種半導體裝置，包括：一晶片，包含一凸塊結構，其中該凸塊結構包含一導電柱，其具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)；以及一基板，包含一導線以及一罩幕層於該導線之上，其中該罩幕層具有一開口露出該導線的一部分；其中該晶片貼合至該基板以形成該導電柱與該導線露出部分的互連；以及其中該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)與沿著該導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例大於W對d2的比例。
    [2] 如申請專利範圍第1項所述之半導體裝置，其中L對d1的比例為1.05~2.0。
    [3] 如申請專利範圍第1項所述之半導體裝置，其中W對d2的比例為0.8~1.3。
    [4] 如申請專利範圍第1項所述之半導體裝置，其中該導電柱具有一加長外形(elongated shape)。
    [5] 如申請專利範圍第1項所述之半導體裝置，其中該導電柱之長軸垂直於該晶片的一邊緣。
    [6] 如申請專利範圍第1項所述之半導體裝置，其中該導電柱之長軸指向該晶片的一中心區。
    [7] 一種半導體裝置，包括：一導電柱，形成於一第一基板上，該導電柱具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)；一導線，形成於一第二基板上；以及一罩幕層，設於該導線與該第二基板上，其中該罩幕層具有一開口露出該導線的一部分；其中該導電柱經由一焊料層連接至該導線露出的部分；以及其中該罩幕層的該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)，且d1小於L。
    [8] 如申請專利範圍第7項所述之半導體裝置，其中L對d1的比例為1.05~2.0。
    [9] 如申請專利範圍第7項所述之半導體裝置，其中該罩幕層的該開口具有沿著該導電柱之短軸所量測的一第二尺寸(d2)，其中W對d2的比例為0.8~1.3。
    [10] 如申請專利範圍第7項所述之半導體裝置，其中該導電柱具有一加長外形(elongated shape)。
    [11] 一種半導體裝置，包括：一晶片，包含一凸塊結構，其中該凸塊結構包含一導電柱，其具有沿著該導電柱之長軸所量測的一長度(L)與沿著該導電柱之短軸所量測的一寬度(W)；以及一基板，包含一導線以及一罩幕層於該導線之上，其中該罩幕層具有一開口露出該導線的一部分；其中該晶片貼合至該基板以形成該導電柱與該導線露出部分的互連；以及其中該開口具有沿著該導電柱之長軸所量測的一第一尺寸(d1)與沿著該導電柱之短軸所量測的一第二尺寸(d2)，且L對d1的比例不等於W對d2的比例。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI541956B|2016-07-11|半導體裝置
    US10734347B2|2020-08-04|Dummy flip chip bumps for reducing stress
    US10483225B2|2019-11-19|Packaging assembly and method of making the same
    US10784223B2|2020-09-22|Elongated bump structures in package structure
    US9355977B2|2016-05-31|Bump structures for semiconductor package
    US9653423B2|2017-05-16|Integrated circuit structure having dies with connectors
    TWI479624B|2015-04-01|半導體元件及製造半導體元件之方法
    US8803333B2|2014-08-12|Three-dimensional chip stack and method of forming the same
    US9041225B2|2015-05-26|Integrated circuit structure having dies with connectors
    US20130099371A1|2013-04-25|Semiconductor package having solder jointed region with controlled ag content
    US9786622B2|2017-10-10|Semiconductor package
    US9536818B2|2017-01-03|Semiconductor package and method of forming the same
    US20170179058A1|2017-06-22|Bump structure having first portion of copper and second portion of pure tin covering the first portion, and interconnect structure using the same
    CN110957279A|2020-04-03|半导体器件及其形成方法
    同族专利:
    公开号 | 公开日
    CN103000598B|2015-12-16|
    CN103000598A|2013-03-27|
    TWI541956B|2016-07-11|
    US20130062755A1|2013-03-14|
    US9053989B2|2015-06-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5795818A|1996-12-06|1998-08-18|Amkor Technology, Inc.|Integrated circuit chip to substrate interconnection and method|
    JP3973340B2|1999-10-05|2007-09-12|Ｎｅｃエレクトロニクス株式会社|半導体装置、配線基板、及び、それらの製造方法|
    JP2006013455A|2004-05-27|2006-01-12|Canon Inc|多層プリント配線板及び多層プリント回路板|
    US20050275096A1|2004-06-11|2005-12-15|Kejun Zeng|Pre-doped reflow interconnections for copper pads|
    US8350384B2|2009-11-24|2013-01-08|Stats Chippac, Ltd.|Semiconductor device and method of forming electrical interconnect with stress relief void|
    US8759949B2|2009-04-30|2014-06-24|Taiwan Semiconductor Manufacturing Company, Ltd.|Wafer backside structures having copper pillars|
    US8158489B2|2009-06-26|2012-04-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Formation of TSV backside interconnects by modifying carrier wafers|
    US8198133B2|2009-07-13|2012-06-12|International Business Machines Corporation|Structures and methods to improve lead-free C4 interconnect reliability|
    US20110169158A1|2010-01-14|2011-07-14|Qualcomm Incorporated|Solder Pillars in Flip Chip Assembly|
    US8471358B2|2010-06-01|2013-06-25|Taiwan Semiconductor Manufacturing Company, Ltd.|3D inductor and transformer|
    US8390119B2|2010-08-06|2013-03-05|Mediatek Inc.|Flip chip package utilizing trace bump trace interconnection|
    US20120098120A1|2010-10-21|2012-04-26|Taiwan Semiconductor Manufacturing Company, Ltd.|Centripetal layout for low stress chip package|
    US8441127B2|2011-06-29|2013-05-14|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump-on-trace structures with wide and narrow portions|
    US8853853B2|2011-07-27|2014-10-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump structures|
    US9905524B2|2011-07-29|2018-02-27|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump structures in semiconductor device and packaging assembly|
    US9053989B2|2011-09-08|2015-06-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Elongated bump structure in semiconductor device|
    US8659123B2|2011-09-28|2014-02-25|Taiwan Semiconductor Manufacturing Company, Ltd.|Metal pad structures in dies|
    US8729699B2|2011-10-18|2014-05-20|Taiwan Semiconductor Manufacturing Company, Ltd.|Connector structures of integrated circuits|
    US9224688B2|2013-01-04|2015-12-29|Taiwan Semiconductor Manufacturing Company, Ltd.|Metal routing architecture for integrated circuits|US9024431B2|2009-10-29|2015-05-05|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor die contact structure and method|
    US8624392B2|2011-06-03|2014-01-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical connection for chip scale packaging|
    US8587122B2|2011-08-29|2013-11-19|Texas Instruments Incorporated|Semiconductor flip-chip system having three-dimensional solder joints|
    US9053989B2|2011-09-08|2015-06-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Elongated bump structure in semiconductor device|
    US9548281B2|2011-10-07|2017-01-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical connection for chip scale packaging|
    US9564412B2|2011-12-06|2017-02-07|Intel Corporation|Shaped and oriented solder joints|
    US9233835B2|2011-12-06|2016-01-12|Intel Corporation|Shaped and oriented solder joints|
    US8912668B2|2012-03-01|2014-12-16|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical connections for chip scale packaging|
    US9190348B2|2012-05-30|2015-11-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Scheme for connector site spacing and resulting structures|
    CN104509231A|2012-07-28|2015-04-08|莱尔德技术股份有限公司|泡沫上覆有金属化膜的接触件|
    US9177899B2|2012-07-31|2015-11-03|Mediatek Inc.|Semiconductor package and method for fabricating base for semiconductor package|
    US10991669B2|2012-07-31|2021-04-27|Mediatek Inc.|Semiconductor package using flip-chip technology|
    US9196573B2|2012-07-31|2015-11-24|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump on padbonding structure|
    TWI562295B|2012-07-31|2016-12-11|Mediatek Inc|Semiconductor package and method for fabricating base for semiconductor package|
    US8829673B2|2012-08-17|2014-09-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Bonded structures for package and substrate|
    US9673161B2|2012-08-17|2017-06-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Bonded structures for package and substrate|
    US9159695B2|2013-01-07|2015-10-13|Taiwan Semiconductor Manufacturing Company, Ltd.|Elongated bump structures in package structure|
    US9536850B2|2013-03-08|2017-01-03|Taiwan Semiconductor Manufacturing Company, Ltd.|Package having substrate with embedded metal trace overlapped by landing pad|
    US9607938B2|2013-06-27|2017-03-28|STATS ChipPAC Pte. Ltd.|Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof|
    EP2905611B1|2014-02-06|2018-01-17|ams AG|Method of producing a semiconductor device with protruding contacts|
    US9837368B2|2014-03-04|2017-12-05|Maxim Integrated Products, Inc.|Enhanced board level reliability for wafer level packages|
    US9401336B2|2014-11-04|2016-07-26|International Business Machines Corporation|Dual layer stack for contact formation|
    US10037941B2|2014-12-12|2018-07-31|Qualcomm Incorporated|Integrated device package comprising photo sensitive fill between a substrate and a die|
    US9508671B2|2015-04-20|2016-11-29|Advanced Semiconductor Engineering, Inc.|Semiconductor device and semiconductor package|
    US10181448B2|2016-03-22|2019-01-15|Advanced Semiconductor Engineering, Inc.|Semiconductor devices and semiconductor packages|
    US10504827B2|2016-06-03|2019-12-10|Amkor Technology, Inc.|Semiconductor device and manufacturing method thereof|
    US20190148306A1|2016-06-30|2019-05-16|Semiconductor Components Industries, Llc|Semiconductor backmetal and over pad metallization structures and related methods|
    US20180047692A1|2016-08-10|2018-02-15|Amkor Technology, Inc.|Method and System for Packing Optimization of Semiconductor Devices|
    US10249567B2|2017-08-18|2019-04-02|Industrial Technology Research Institute|Redistribution layer structure of semiconductor package|
    US10622326B2|2017-08-18|2020-04-14|Industrial Technology Research Institute|Chip package structure|
    CN109411419A|2017-08-18|2019-03-01|财团法人工业技术研究院|芯片封装结构|
    US20200105682A1|2018-09-27|2020-04-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Bonding structures in semiconductor packaged device and method of forming same|
    US11164837B1|2020-05-20|2021-11-02|Micron Technology, Inc.|Semiconductor device packages with angled pillars for decreasing stress|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/228,094|US9053989B2|2011-09-08|2011-09-08|Elongated bump structure in semiconductor device|
    [返回顶部]